
Abstract of the Disclosure:

The invention relates to a switching transistor presenting reduced switching losses. In the switching transistor, output capacitance is very high when drain/source voltages are low. As the drain/source voltage increases, the capacitance falls to such low values that the energy stored in the transistor becomes very low.

MPW/tk

5

S.4/37





WELTORGANISATION FÜR GBISTIGBS BIGENTUM
Integnationales Büro

(81) Bestimmungsstaaten: JP, US, europäisches Patent (AT, BE,

PCT INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(\$1) Internationale Patentklassifikation 7:

H01L 29/78

WO 00/16407 (11) Internationale Veröffentlichungsnummer:

(43) Internationales

Veröffentlichungsdatum:

NL, PT, SE).

23. Marz 2000 (23.03.00)

(21) Internationales Aktenzeichen:

PCT/DE99/02874

A2

(22) Internationales Anmeldedatum:

10. September 1999

(10.09.99)

Veröffentlicht

Ohne internationalen Recherchenbericht und erneur zu

CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU; MC,

veröffentlichen nach Erhalt des Berichts.

(30) Prioritätsdaten:

198 41 754.3

11. September 1998 (11.09.98) DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbachesplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): DEBOY, Gerald [DE/DE]; Hauptstrasse 10, D-82008 Unterhaching (DE). MARZ, Martin [DE/DE]; Widderweg 21D, D-85570 Marks Schweben (DE). HIRLER, Franz [DE/DE]; Mozarratrasse 4. D-84424 Isen (DB). WEBER, Hans [DE/DE]; Santachan 112, D-83404 Ainring (DE).

SIEMENS AKTIENGE-(74) Gemeinsamer Vertreter: SELLSCHAFT: Postfach 22 16 34, D-80506 Monchen (DE).

(54) Title: SWITCHING TRANSISTOR WITH REDUCED SWITCHING LOSSES

(54) Bezeichnung: GESCHALTETES NETZTEIL MIT REDUZIERTEN SCHALTVERLUSTEN

(57) Abstract

The invention relates to a switching transistor presenting reduced switching losses. In said switching transistor output capacitance is very high when drain/source voltages are law. As the drain/source voltage increases said capacitance falls to such low values that the energy stored in the translator becomes very low.

(57) Zusammenfassung

Erfindung Dic botrifft Schalttransistor reduzierten mit Schaltverlusten. Bei diesem Schaltmansistor hat die Ausgangskapszität bei Kleinen Drain-Source-Spannungen Werte, wobei diese Kapazitat mit steigender Prain-Source-Spannung auf 30 kleine Werte abfailt, doß die im Transistor gespelchene Energic sehr niedrige Wene

10 0005 1000-250 150 200 300 Ngs [V]

AND GREENBERG PA. P.O. BOX 2480

B: Erlindungsgemäßer MOSFET B: MOSFET PROVIDED FAR IN THE INVENTION

HOLLYWOOD, FLORIDA 33022

TEL. (954) 925-1100

